Según la información del sitio web principal de la industria de semiconductores, el 10 de junio, Canxin Co., Ltd. declaró durante una visita de inversionista institucional que en el primer trimestre de 2025, varios de los proyectos de chips personalizados de la compañía habían ingresado a la etapa de diseño y se esperaba que se sometieran a una fabricación de obleas dentro de este año.
El proyecto MRAM Control Chip proporcionado por la Compañía para Servicios de Diseño. Este chip lleva a cabo un diseño de control lógico en la plataforma de procesos doméstico autodesarrollado, logrando un avance en el almacenamiento doméstico de MRAM. Además, debido a sus ventajas de costos, puede reemplazar gradualmente el flash externo y el SRAM en chip en escenarios de aplicación de baja velocidad en el proceso de diseño SOC posterior. Se espera que este chip se someta a múltiples iteraciones en el futuro y tiene un considerable potencial comercial.
Además, la compañía ha logrado un progreso significativo en la I + D de IP de plataforma de procesos múltiples. Las IP de interfaz de alta velocidad como DDR, SERDES, PCIE, MIPI y USB basadas en la plataforma de proceso 28HKC+ han completado la verificación y han logrado la entrega de producción en masa. Pueden respaldar las demandas de escenarios de alto rendimiento, como chips de aceleración de IA del centro de datos y SOC automotriz. Al mismo tiempo,
Estos IP integran diseños avanzados de integridad de la señal (SI) y integridad de potencia (PI), lo que puede mejorar la confiabilidad de los IP en entornos electromagnéticos complejos.
En la plataforma de tecnología 28HKD, todas las IP de DDR, SERDES, PCIE, MIPI y USB han completado la verificación a pequeña escala del cliente. Las líneas de productos PSRAM y EMMC IP recientemente agregadas complementan aún más el diseño de la compañía en el campo de interfaz de almacenamiento de baja potencia. Al mismo tiempo, al optimizar la eficiencia de la interconexión de IP en combinación con la tecnología de envasado 3D, estas IP adaptadas a la arquitectura de Chiplet cumplen con los requisitos de alto ancho de banda y baja latencia, lo que puede ayudar a los clientes a lograr un diseño de integración heterogéneo. En el campo de IP analógico de alto rendimiento, el bucle de fase divisor fraccional de 4.5GHz de 4,5 GHz (PLL) de la empresa, con sus características y capacidades centrales de alta precisión y rendimiento de alta frecuencia, proporciona soporte técnico clave para el negocio de personalización de chips único en múltiples plataformas de procesos, y pueden aplicarse ampliamente aplicados en los campos de los campos de Internet de las cosas, el control industrial, la electronesidad y la red de la red, y la comunicación de la red, proporcionando relojes múltiples, para proporcionar relojes. Para proporcionar un reloj.
